Dacă doriți să deveniți un observator serios al industriei tehnologiei sau un pasionat de tehnologie, atunci trebuie să începeți să urmăriți cu atenție ce se întâmplă în industria semiconductoarelor.
Nu numai că cipurile sunt în centrul tuturor dispozitivelor noastre tehnologice, dar ele alimentează și software-ul și experiențele de care am devenit atât de dependenți.
Cel mai important dintre toate, totuși, ele sunt indicatorul de vârf al tendințelor tehnologice importante, deoarece designurile de cipuri și tehnologiile care le includ, trebuie finalizate cu ani înaintea produselor care le folosesc și a software-ului necesar pentru a le folosi. lor.
Ținând cont de gândul de mai sus, permiteți-mi să explic de ce un anunț aparent modest despre un nou standard al industriei de consorțiu și semiconductori, numit Universal Chiplet Interconnect Express (sau UCIe), este atât de incredibil de important.
În primul rând, puțin mai mult context. În ultimii câțiva ani, au existat multe dezbateri și discuții despre viabilitatea continuă a Legii lui Moore și potențiala blocare a progreselor din industria chipurilor.
Amintiți-vă că co-fondatorul Intel, Gordon Moore, a prezis cu puțin peste 50 de ani în urmă că performanța semiconductoarelor se va dubla aproximativ la fiecare 18-24 de luni, iar prognoza sa s-a dovedit a fi remarcabil de prevestitoare.
De fapt, mulți au susținut că suma dintre Silicon Valley și progresele incredibile ale industriei tehnologice în general din ultima jumătate de secol au fost în esență o „împlinire” a acestei legi.
Cu toate acestea, pe măsură ce procesul de fabricare a așchiilor a avansat, industria a început să se confrunte cu anumite limitări fizice potențiale care par foarte dificil de depășit. Tranzistoarele individuale au devenit atât de mici încât se apropie de dimensiunea atomilor individuali – și nu puteți deveni mai mici decât atât.
Ca rezultat, eforturile tradiționale de îmbunătățire a performanței prin micșorarea tranzistorilor și montarea din ce în ce mai multe dintre ele pe o singură matriță se apropie de sfârșit. Cu toate acestea, companiile de cipuri au recunoscut aceste provocări potențiale cu ani în urmă și au început să se concentreze pe alte idei și concepte de design de cip pentru a menține performanța să avanseze la un ritm similar Legii lui Moore.
Principalele dintre acestea sunt ideile despre împărțirea cipurilor monolitice mari în componente mai mici sau ciplet-uri și combinarea acestora în moduri inteligente. Acest lucru a condus la o serie de progrese importante în arhitecturile de cip, ambalarea cipurilor și interconexiunile dintre o serie de componente.
Cu puțin peste 10 ani în urmă, de exemplu, Arm a introdus ideea de big.LITTLE, care consta din mai multe nuclee CPU de diferite dimensiuni conectate între ele pentru a obține performanțe de înaltă calitate, dar la niveluri de putere semnificativ reduse.
De atunci, am văzut că aproape fiecare companie de cipuri folosește conceptul, noile nuclee P și E ale Intel în procesoarele din a 12-a generație fiind cel mai recent exemplu.
Creșterea SoC-urilor cu mai multe părți, în care mai multe elemente diferite, cum ar fi procesoarele, GPU-urile, ISP-urile (procesoare de semnal de imagine), modemurile etc. sunt toate combinate pe un singur cip – cum ar fi ceea ce face Qualcomm cu populara sa linie Snapdragon – – este o altă evoluție din dezagregarea așchiilor mari, cu o singură matriță. Conexiunile dintre aceste chipleturi au cunoscut, de asemenea, progrese importante.
Când AMD a introdus pentru prima dată procesoarele Ryzen în 2017, de exemplu, una dintre caracteristicile unice ale designului a fost utilizarea unui Infinity Fabric de mare viteză pentru a conecta mai multe nuclee CPU de dimensiuni egale, astfel încât acestea să poată funcționa mai eficient.
Cu câteva excepții, cele mai multe dintre aceste capacități de ambalare și interconectare au fost limitate la produsele proprii ale unei companii, ceea ce înseamnă că nu putea decât să amestece și să potrivească diferite componente ale sale.
Recunoașterea faptului că abilitatea de a combina componente de la diferiți furnizori ar putea fi utilă – în special în aplicațiile de server de înaltă performanță – a condus la crearea standardului Compute Express Link. CXL, care abia începe să fie folosit în produsele din lumea reală, este optimizat în mod ideal pentru a face lucruri precum interconectarea acceleratoarelor specializate, cum ar fi procesoarele AI, cu procesoare și memorie într-un mod rapid și eficient.
Dar, oricât de grozav ar fi CXL, nu a dus lucrurile la nivelul de a putea amesteca și potrivi diferite chipleturi produse de diferite companii folosind diferite tipuri și dimensiuni de procese de fabricație într-un mod adevărat asemănător Lego. Aici intervine noul standard UCIe.
Înființată de un consorțiu puternic format de Intel, AMD, Arm, Qualcomm, Samsung, Google, Meta și Microsoft, precum și producătorii de cipuri TSMC și ASE, UCIe se bazează pe standardele CXL și PCIe 5.0 și definește elementele fizice (interconectare) și logice ( software) standarde prin care companiile pot începe să proiecteze și să construiască cipurile visurilor lor.
Doriți să combinați un procesor Intel cu un GPU AMD, un modem Qualcomm, un accelerator Google TPU AI și un procesor de securitate Microsoft Pluton într-un singur pachet de cip sau sistem pe pachet (SOP)? Când produsele bazate pe UCIe încep să fie comercializate în intervalul de timp 2024-2025, de exemplu, asta este exact ceea ce ar trebui să puteți face.
Posibilitățile pentru UCIe și, cel mai important, potențialul său de perturbare sunt enorme.
Industria semiconductoarelor de astăzi s-a transformat deja într-o nouă eră interesantă și competitivă și, din cauza penuriei de cipuri de tip pandemic pe care le-am confruntat în toate aspectele societății, conștientizarea importanței semiconductorilor nu a fost niciodată mai mare.
Odată cu lansarea UCIe, cred că există potențialul ca industria să atingă un nivel și mai înalt și, cu siguranță, va fi interesant de urmărit.
